La evolución de la tecnología microelectrónica ha sido tan rápida y profunda en las últimas décadas que ha posibilitado el que hoy podamos diseñar circuitos integrados de elevada complejidad. Este hecho, unido a las demandas del mercado por reducir el tiempo y el costo de diseño, plantea retos importantes en el campo del diseño y de la simulación. Por eso esta actividad curricular es necesaria para la introducción de una metodología de diseño basada en la descripción del comportamiento de los circuitos mediante lenguaje de descripción de hardware, utilizando herramientas de síntesis y de simulación, e implementando estos diseños en dispositivos de Lógica Programable.

PROGRAMA ANALÍTICO
BOLILLA 1:
Evolución del diseño electrónico. Los lenguajes de descripción de hardware. Porque VHDL. Usando VHDL para síntesis y diseño. Metodologías de diseño.

BOLILLA 2:
Introducción a la Lógica Programable. Dispositivos de Lógica Programable. PLD. CPLD. FPGA Características principales. Arquitectura. Aplicaciones.

BOLILLA 3
Modelos de Hardware. Unidades básicas de diseño: Entidades, Arquitecturas, tipos de Arquitecturas, Comparando arquitecturas. Modelado para síntesis versus modelado para simulación. Múltiples drivers y Función Resolución. Identificadores, Objetos, Tipos de datos, Expresiones y operadores, atributos.

BOLILLA 4
Lógica Combinacional: Usando Establecidos (statements) concurrentes: Ecuaciones booleanas, Operadores Lógicos, With-select-when, when-else. Operadores relacionales, Operadores sobrecargados. Instanciación de componentes Lógica Combinacional usando establecidos (statements) secuenciales: Procesos. if-then-else. Case-when.
Lógica sincrónica. Wait until statement. Funciones Flanco creciente y decreciente. Reset. Reset asincrono y preset. Buffer three-state. Señales bidireccionales. Loop. Registros no intencionales

BOLILLA 5
Repaso de máquinas de estado. Diseño de máquinas de estado usando vhdl. Inicialización de máquinas de estado. Síntesis de máquinas de estados finitas. Utilización de recursos de área y velocidad. Consideraciones adicionales de diseño.

BOLILLA 6
Librerías, Paquetes y componentes reusables. Declaración de paquetes. Cuerpo de paquetes. Componentes. Construyendo una librería de componentes. Componentes genéricos y parametrizados.

BOLILLA 7
Funciones. Funciones de conversión de tipo. Usando funciones. Operadores sobrecargados. Funciones sobrecargadas. Funciones estándar. Funciones estándar vs. Funciones definidas por el usuario. Procedimientos.

BOLILLA 8
Síntesis e implementación de diseño. Guías generales de vhdl para síntesis. Como inferir latches, flip flops y registros. Escribiendo VHDL para generar circuitos combinacionales. El proceso de síntesis.

BOLILLA 9
Optimizando Data-Paths: Sumadores. Sumadores con Ripple Carry. Sumadores Carry Lookahead. Comparadores de magnitudes. Contadores rápidos

BOLILLA 10
Aproximación a la escritura de Test Bench. Mediante Tablas. Mediante archivos de vectores de entrada y salida. Mediante Procedimientos o algoritmos.

BOLILLA 11
La gestión de diseño. Planificacion de un diseño top-down El flujo de diseño. De los requisitos a las especificaciones. El diseño arquitectural y lógico. Documentación, evaluación y seguimiento del proyecto.

T.P. Nº1: Nuestro ambiente de diseño. Flujo de diseño para la herramienta de trabajo..

T.P. Nº2: Entidades y arquitecturas VHDL Sintesis y Simulación

T.P. Nº3: Practicos de Diseño de logica combinacional y secuencial.

T.P. Nº4: Practica de Implementacion de diseños en placa XS95.

T.P. Nº5: Maquinas de Estado.

T.P. Nº6: Uso de packages y librerías.

T.P. Nº7: Uso de Funciones y Procedimientos

T.P. Nº8: Test Bench

T.P. Nº9: Caso de uso. Implementacion sobre placa XS95.

Para obtener la regularidad y poder rendir el examen final como alumno regular será necesario:
* Haber aprobado la totalidad de los exámenes parciales.
* Tener al menos el 80 % de asistencias a las clases teórico-prácticas.